Struct stm32ral::stm32mp::peripherals::sdmmc::ResetValues[−][src]

pub struct ResetValues {Show 41 fields
    pub SDMMC_POWER: u32,
    pub SDMMC_CLKCR: u32,
    pub SDMMC_ARGR: u32,
    pub SDMMC_CMDR: u32,
    pub SDMMC_RESPCMDR: u32,
    pub SDMMC_RESP1R: u32,
    pub SDMMC_RESP2R: u32,
    pub SDMMC_RESP3R: u32,
    pub SDMMC_RESP4R: u32,
    pub SDMMC_DTIMER: u32,
    pub SDMMC_DLENR: u32,
    pub SDMMC_DCTRL: u32,
    pub SDMMC_DCNTR: u32,
    pub SDMMC_STAR: u32,
    pub SDMMC_ICR: u32,
    pub SDMMC_MASKR: u32,
    pub SDMMC_ACKTIMER: u32,
    pub SDMMC_IDMACTRLR: u32,
    pub SDMMC_IDMABSIZER: u32,
    pub SDMMC_IDMABASER: u32,
    pub SDMMC_IDMALAR: u32,
    pub SDMMC_IDMABAR: u32,
    pub SDMMC_FIFOR0: u32,
    pub SDMMC_FIFOR1: u32,
    pub SDMMC_FIFOR2: u32,
    pub SDMMC_FIFOR3: u32,
    pub SDMMC_FIFOR4: u32,
    pub SDMMC_FIFOR5: u32,
    pub SDMMC_FIFOR6: u32,
    pub SDMMC_FIFOR7: u32,
    pub SDMMC_FIFOR8: u32,
    pub SDMMC_FIFOR9: u32,
    pub SDMMC_FIFOR10: u32,
    pub SDMMC_FIFOR11: u32,
    pub SDMMC_FIFOR12: u32,
    pub SDMMC_FIFOR13: u32,
    pub SDMMC_FIFOR14: u32,
    pub SDMMC_FIFOR15: u32,
    pub SDMMC_VERR: u32,
    pub SDMMC_IPIDR: u32,
    pub SDMMC_SIDR: u32,
}

Fields

SDMMC_POWER: u32SDMMC_CLKCR: u32SDMMC_ARGR: u32SDMMC_CMDR: u32SDMMC_RESPCMDR: u32SDMMC_RESP1R: u32SDMMC_RESP2R: u32SDMMC_RESP3R: u32SDMMC_RESP4R: u32SDMMC_DTIMER: u32SDMMC_DLENR: u32SDMMC_DCTRL: u32SDMMC_DCNTR: u32SDMMC_STAR: u32SDMMC_ICR: u32SDMMC_MASKR: u32SDMMC_ACKTIMER: u32SDMMC_IDMACTRLR: u32SDMMC_IDMABSIZER: u32SDMMC_IDMABASER: u32SDMMC_IDMALAR: u32SDMMC_IDMABAR: u32SDMMC_FIFOR0: u32SDMMC_FIFOR1: u32SDMMC_FIFOR2: u32SDMMC_FIFOR3: u32SDMMC_FIFOR4: u32SDMMC_FIFOR5: u32SDMMC_FIFOR6: u32SDMMC_FIFOR7: u32SDMMC_FIFOR8: u32SDMMC_FIFOR9: u32SDMMC_FIFOR10: u32SDMMC_FIFOR11: u32SDMMC_FIFOR12: u32SDMMC_FIFOR13: u32SDMMC_FIFOR14: u32SDMMC_FIFOR15: u32SDMMC_VERR: u32SDMMC_IPIDR: u32SDMMC_SIDR: u32