pub struct Amd64Reg(pub u16);Tuple Fields§
§0: u16Implementations§
Source§impl Amd64Reg
impl Amd64Reg
pub const AL: Amd64Reg
pub const CL: Amd64Reg
pub const DL: Amd64Reg
pub const BL: Amd64Reg
pub const AH: Amd64Reg
pub const CH: Amd64Reg
pub const DH: Amd64Reg
pub const BH: Amd64Reg
pub const AX: Amd64Reg
pub const CX: Amd64Reg
pub const DX: Amd64Reg
pub const BX: Amd64Reg
pub const SP: Amd64Reg
pub const BP: Amd64Reg
pub const SI: Amd64Reg
pub const DI: Amd64Reg
pub const EAX: Amd64Reg
pub const ECX: Amd64Reg
pub const EDX: Amd64Reg
pub const EBX: Amd64Reg
pub const ESP: Amd64Reg
pub const EBP: Amd64Reg
pub const ESI: Amd64Reg
pub const EDI: Amd64Reg
pub const ES: Amd64Reg
pub const CS: Amd64Reg
pub const SS: Amd64Reg
pub const DS: Amd64Reg
pub const FS: Amd64Reg
pub const GS: Amd64Reg
pub const FLAGS: Amd64Reg
pub const RIP: Amd64Reg
pub const EFLAGS: Amd64Reg
pub const CR0: Amd64Reg
pub const CR1: Amd64Reg
pub const CR2: Amd64Reg
pub const CR3: Amd64Reg
pub const CR4: Amd64Reg
pub const CR8: Amd64Reg
pub const DR0: Amd64Reg
pub const DR1: Amd64Reg
pub const DR2: Amd64Reg
pub const DR3: Amd64Reg
pub const DR4: Amd64Reg
pub const DR5: Amd64Reg
pub const DR6: Amd64Reg
pub const DR7: Amd64Reg
pub const DR8: Amd64Reg
pub const DR9: Amd64Reg
pub const DR10: Amd64Reg
pub const DR11: Amd64Reg
pub const DR12: Amd64Reg
pub const DR13: Amd64Reg
pub const DR14: Amd64Reg
pub const DR15: Amd64Reg
pub const GDTR: Amd64Reg
pub const GDTL: Amd64Reg
pub const IDTR: Amd64Reg
pub const IDTL: Amd64Reg
pub const LDTR: Amd64Reg
pub const TR: Amd64Reg
pub const ST0: Amd64Reg
pub const ST1: Amd64Reg
pub const ST2: Amd64Reg
pub const ST3: Amd64Reg
pub const ST4: Amd64Reg
pub const ST5: Amd64Reg
pub const ST6: Amd64Reg
pub const ST7: Amd64Reg
pub const CTRL: Amd64Reg
pub const STAT: Amd64Reg
pub const TAG: Amd64Reg
pub const FPIP: Amd64Reg
pub const FPCS: Amd64Reg
pub const FPDO: Amd64Reg
pub const FPDS: Amd64Reg
pub const ISEM: Amd64Reg
pub const FPEIP: Amd64Reg
pub const FPEDO: Amd64Reg
pub const MM0: Amd64Reg
pub const MM1: Amd64Reg
pub const MM2: Amd64Reg
pub const MM3: Amd64Reg
pub const MM4: Amd64Reg
pub const MM5: Amd64Reg
pub const MM6: Amd64Reg
pub const MM7: Amd64Reg
pub const XMM0: Amd64Reg
pub const XMM1: Amd64Reg
pub const XMM2: Amd64Reg
pub const XMM3: Amd64Reg
pub const XMM4: Amd64Reg
pub const XMM5: Amd64Reg
pub const XMM6: Amd64Reg
pub const XMM7: Amd64Reg
pub const XMM0_0: Amd64Reg
pub const XMM0_1: Amd64Reg
pub const XMM0_2: Amd64Reg
pub const XMM0_3: Amd64Reg
pub const XMM1_0: Amd64Reg
pub const XMM1_1: Amd64Reg
pub const XMM1_2: Amd64Reg
pub const XMM1_3: Amd64Reg
pub const XMM2_0: Amd64Reg
pub const XMM2_1: Amd64Reg
pub const XMM2_2: Amd64Reg
pub const XMM2_3: Amd64Reg
pub const XMM3_0: Amd64Reg
pub const XMM3_1: Amd64Reg
pub const XMM3_2: Amd64Reg
pub const XMM3_3: Amd64Reg
pub const XMM4_0: Amd64Reg
pub const XMM4_1: Amd64Reg
pub const XMM4_2: Amd64Reg
pub const XMM4_3: Amd64Reg
pub const XMM5_0: Amd64Reg
pub const XMM5_1: Amd64Reg
pub const XMM5_2: Amd64Reg
pub const XMM5_3: Amd64Reg
pub const XMM6_0: Amd64Reg
pub const XMM6_1: Amd64Reg
pub const XMM6_2: Amd64Reg
pub const XMM6_3: Amd64Reg
pub const XMM7_0: Amd64Reg
pub const XMM7_1: Amd64Reg
pub const XMM7_2: Amd64Reg
pub const XMM7_3: Amd64Reg
pub const XMM0L: Amd64Reg
pub const XMM1L: Amd64Reg
pub const XMM2L: Amd64Reg
pub const XMM3L: Amd64Reg
pub const XMM4L: Amd64Reg
pub const XMM5L: Amd64Reg
pub const XMM6L: Amd64Reg
pub const XMM7L: Amd64Reg
pub const XMM0H: Amd64Reg
pub const XMM1H: Amd64Reg
pub const XMM2H: Amd64Reg
pub const XMM3H: Amd64Reg
pub const XMM4H: Amd64Reg
pub const XMM5H: Amd64Reg
pub const XMM6H: Amd64Reg
pub const XMM7H: Amd64Reg
pub const MXCSR: Amd64Reg
pub const EMM0L: Amd64Reg
pub const EMM1L: Amd64Reg
pub const EMM2L: Amd64Reg
pub const EMM3L: Amd64Reg
pub const EMM4L: Amd64Reg
pub const EMM5L: Amd64Reg
pub const EMM6L: Amd64Reg
pub const EMM7L: Amd64Reg
pub const EMM0H: Amd64Reg
pub const EMM1H: Amd64Reg
pub const EMM2H: Amd64Reg
pub const EMM3H: Amd64Reg
pub const EMM4H: Amd64Reg
pub const EMM5H: Amd64Reg
pub const EMM6H: Amd64Reg
pub const EMM7H: Amd64Reg
pub const MM00: Amd64Reg
pub const MM01: Amd64Reg
pub const MM10: Amd64Reg
pub const MM11: Amd64Reg
pub const MM20: Amd64Reg
pub const MM21: Amd64Reg
pub const MM30: Amd64Reg
pub const MM31: Amd64Reg
pub const MM40: Amd64Reg
pub const MM41: Amd64Reg
pub const MM50: Amd64Reg
pub const MM51: Amd64Reg
pub const MM60: Amd64Reg
pub const MM61: Amd64Reg
pub const MM70: Amd64Reg
pub const MM71: Amd64Reg
pub const XMM8: Amd64Reg
pub const XMM9: Amd64Reg
pub const XMM10: Amd64Reg
pub const XMM11: Amd64Reg
pub const XMM12: Amd64Reg
pub const XMM13: Amd64Reg
pub const XMM14: Amd64Reg
pub const XMM15: Amd64Reg
pub const XMM8_0: Amd64Reg
pub const XMM8_1: Amd64Reg
pub const XMM8_2: Amd64Reg
pub const XMM8_3: Amd64Reg
pub const XMM9_0: Amd64Reg
pub const XMM9_1: Amd64Reg
pub const XMM9_2: Amd64Reg
pub const XMM9_3: Amd64Reg
pub const XMM10_0: Amd64Reg
pub const XMM10_1: Amd64Reg
pub const XMM10_2: Amd64Reg
pub const XMM10_3: Amd64Reg
pub const XMM11_0: Amd64Reg
pub const XMM11_1: Amd64Reg
pub const XMM11_2: Amd64Reg
pub const XMM11_3: Amd64Reg
pub const XMM12_0: Amd64Reg
pub const XMM12_1: Amd64Reg
pub const XMM12_2: Amd64Reg
pub const XMM12_3: Amd64Reg
pub const XMM13_0: Amd64Reg
pub const XMM13_1: Amd64Reg
pub const XMM13_2: Amd64Reg
pub const XMM13_3: Amd64Reg
pub const XMM14_0: Amd64Reg
pub const XMM14_1: Amd64Reg
pub const XMM14_2: Amd64Reg
pub const XMM14_3: Amd64Reg
pub const XMM15_0: Amd64Reg
pub const XMM15_1: Amd64Reg
pub const XMM15_2: Amd64Reg
pub const XMM15_3: Amd64Reg
pub const XMM8L: Amd64Reg
pub const XMM9L: Amd64Reg
pub const XMM10L: Amd64Reg
pub const XMM11L: Amd64Reg
pub const XMM12L: Amd64Reg
pub const XMM13L: Amd64Reg
pub const XMM14L: Amd64Reg
pub const XMM15L: Amd64Reg
pub const XMM8H: Amd64Reg
pub const XMM9H: Amd64Reg
pub const XMM10H: Amd64Reg
pub const XMM11H: Amd64Reg
pub const XMM12H: Amd64Reg
pub const XMM13H: Amd64Reg
pub const XMM14H: Amd64Reg
pub const XMM15H: Amd64Reg
pub const EMM8L: Amd64Reg
pub const EMM9L: Amd64Reg
pub const EMM10L: Amd64Reg
pub const EMM11L: Amd64Reg
pub const EMM12L: Amd64Reg
pub const EMM13L: Amd64Reg
pub const EMM14L: Amd64Reg
pub const EMM15L: Amd64Reg
pub const EMM8H: Amd64Reg
pub const EMM9H: Amd64Reg
pub const EMM10H: Amd64Reg
pub const EMM11H: Amd64Reg
pub const EMM12H: Amd64Reg
pub const EMM13H: Amd64Reg
pub const EMM14H: Amd64Reg
pub const EMM15H: Amd64Reg
pub const SIL: Amd64Reg
pub const DIL: Amd64Reg
pub const BPL: Amd64Reg
pub const SPL: Amd64Reg
pub const RAX: Amd64Reg
pub const RBX: Amd64Reg
pub const RCX: Amd64Reg
pub const RDX: Amd64Reg
pub const RSI: Amd64Reg
pub const RDI: Amd64Reg
pub const RBP: Amd64Reg
pub const RSP: Amd64Reg
pub const R8: Amd64Reg
pub const R9: Amd64Reg
pub const R10: Amd64Reg
pub const R11: Amd64Reg
pub const R12: Amd64Reg
pub const R13: Amd64Reg
pub const R14: Amd64Reg
pub const R15: Amd64Reg
pub const R8B: Amd64Reg
pub const R9B: Amd64Reg
pub const R10B: Amd64Reg
pub const R11B: Amd64Reg
pub const R12B: Amd64Reg
pub const R13B: Amd64Reg
pub const R14B: Amd64Reg
pub const R15B: Amd64Reg
pub const R8W: Amd64Reg
pub const R9W: Amd64Reg
pub const R10W: Amd64Reg
pub const R11W: Amd64Reg
pub const R12W: Amd64Reg
pub const R13W: Amd64Reg
pub const R14W: Amd64Reg
pub const R15W: Amd64Reg
pub const R8D: Amd64Reg
pub const R9D: Amd64Reg
pub const R10D: Amd64Reg
pub const R11D: Amd64Reg
pub const R12D: Amd64Reg
pub const R13D: Amd64Reg
pub const R14D: Amd64Reg
pub const R15D: Amd64Reg
pub const YMM0: Amd64Reg
pub const YMM1: Amd64Reg
pub const YMM2: Amd64Reg
pub const YMM3: Amd64Reg
pub const YMM4: Amd64Reg
pub const YMM5: Amd64Reg
pub const YMM6: Amd64Reg
pub const YMM7: Amd64Reg
pub const YMM8: Amd64Reg
pub const YMM9: Amd64Reg
pub const YMM10: Amd64Reg
pub const YMM11: Amd64Reg
pub const YMM12: Amd64Reg
pub const YMM13: Amd64Reg
pub const YMM14: Amd64Reg
pub const YMM15: Amd64Reg
pub const YMM0H: Amd64Reg
pub const YMM1H: Amd64Reg
pub const YMM2H: Amd64Reg
pub const YMM3H: Amd64Reg
pub const YMM4H: Amd64Reg
pub const YMM5H: Amd64Reg
pub const YMM6H: Amd64Reg
pub const YMM7H: Amd64Reg
pub const YMM8H: Amd64Reg
pub const YMM9H: Amd64Reg
pub const YMM10H: Amd64Reg
pub const YMM11H: Amd64Reg
pub const YMM12H: Amd64Reg
pub const YMM13H: Amd64Reg
pub const YMM14H: Amd64Reg
pub const YMM15H: Amd64Reg
pub const XMM0IL: Amd64Reg
pub const XMM1IL: Amd64Reg
pub const XMM2IL: Amd64Reg
pub const XMM3IL: Amd64Reg
pub const XMM4IL: Amd64Reg
pub const XMM5IL: Amd64Reg
pub const XMM6IL: Amd64Reg
pub const XMM7IL: Amd64Reg
pub const XMM8IL: Amd64Reg
pub const XMM9IL: Amd64Reg
pub const XMM10IL: Amd64Reg
pub const XMM11IL: Amd64Reg
pub const XMM12IL: Amd64Reg
pub const XMM13IL: Amd64Reg
pub const XMM14IL: Amd64Reg
pub const XMM15IL: Amd64Reg
pub const XMM0IH: Amd64Reg
pub const XMM1IH: Amd64Reg
pub const XMM2IH: Amd64Reg
pub const XMM3IH: Amd64Reg
pub const XMM4IH: Amd64Reg
pub const XMM5IH: Amd64Reg
pub const XMM6IH: Amd64Reg
pub const XMM7IH: Amd64Reg
pub const XMM8IH: Amd64Reg
pub const XMM9IH: Amd64Reg
pub const XMM10IH: Amd64Reg
pub const XMM11IH: Amd64Reg
pub const XMM12IH: Amd64Reg
pub const XMM13IH: Amd64Reg
pub const XMM14IH: Amd64Reg
pub const XMM15IH: Amd64Reg
pub const YMM0I0: Amd64Reg
pub const YMM0I1: Amd64Reg
pub const YMM0I2: Amd64Reg
pub const YMM0I3: Amd64Reg
pub const YMM1I0: Amd64Reg
pub const YMM1I1: Amd64Reg
pub const YMM1I2: Amd64Reg
pub const YMM1I3: Amd64Reg
pub const YMM2I0: Amd64Reg
pub const YMM2I1: Amd64Reg
pub const YMM2I2: Amd64Reg
pub const YMM2I3: Amd64Reg
pub const YMM3I0: Amd64Reg
pub const YMM3I1: Amd64Reg
pub const YMM3I2: Amd64Reg
pub const YMM3I3: Amd64Reg
pub const YMM4I0: Amd64Reg
pub const YMM4I1: Amd64Reg
pub const YMM4I2: Amd64Reg
pub const YMM4I3: Amd64Reg
pub const YMM5I0: Amd64Reg
pub const YMM5I1: Amd64Reg
pub const YMM5I2: Amd64Reg
pub const YMM5I3: Amd64Reg
pub const YMM6I0: Amd64Reg
pub const YMM6I1: Amd64Reg
pub const YMM6I2: Amd64Reg
pub const YMM6I3: Amd64Reg
pub const YMM7I0: Amd64Reg
pub const YMM7I1: Amd64Reg
pub const YMM7I2: Amd64Reg
pub const YMM7I3: Amd64Reg
pub const YMM8I0: Amd64Reg
pub const YMM8I1: Amd64Reg
pub const YMM8I2: Amd64Reg
pub const YMM8I3: Amd64Reg
pub const YMM9I0: Amd64Reg
pub const YMM9I1: Amd64Reg
pub const YMM9I2: Amd64Reg
pub const YMM9I3: Amd64Reg
pub const YMM10I0: Amd64Reg
pub const YMM10I1: Amd64Reg
pub const YMM10I2: Amd64Reg
pub const YMM10I3: Amd64Reg
pub const YMM11I0: Amd64Reg
pub const YMM11I1: Amd64Reg
pub const YMM11I2: Amd64Reg
pub const YMM11I3: Amd64Reg
pub const YMM12I0: Amd64Reg
pub const YMM12I1: Amd64Reg
pub const YMM12I2: Amd64Reg
pub const YMM12I3: Amd64Reg
pub const YMM13I0: Amd64Reg
pub const YMM13I1: Amd64Reg
pub const YMM13I2: Amd64Reg
pub const YMM13I3: Amd64Reg
pub const YMM14I0: Amd64Reg
pub const YMM14I1: Amd64Reg
pub const YMM14I2: Amd64Reg
pub const YMM14I3: Amd64Reg
pub const YMM15I0: Amd64Reg
pub const YMM15I1: Amd64Reg
pub const YMM15I2: Amd64Reg
pub const YMM15I3: Amd64Reg
pub const YMM0F0: Amd64Reg
pub const YMM0F1: Amd64Reg
pub const YMM0F2: Amd64Reg
pub const YMM0F3: Amd64Reg
pub const YMM0F4: Amd64Reg
pub const YMM0F5: Amd64Reg
pub const YMM0F6: Amd64Reg
pub const YMM0F7: Amd64Reg
pub const YMM1F0: Amd64Reg
pub const YMM1F1: Amd64Reg
pub const YMM1F2: Amd64Reg
pub const YMM1F3: Amd64Reg
pub const YMM1F4: Amd64Reg
pub const YMM1F5: Amd64Reg
pub const YMM1F6: Amd64Reg
pub const YMM1F7: Amd64Reg
pub const YMM2F0: Amd64Reg
pub const YMM2F1: Amd64Reg
pub const YMM2F2: Amd64Reg
pub const YMM2F3: Amd64Reg
pub const YMM2F4: Amd64Reg
pub const YMM2F5: Amd64Reg
pub const YMM2F6: Amd64Reg
pub const YMM2F7: Amd64Reg
pub const YMM3F0: Amd64Reg
pub const YMM3F1: Amd64Reg
pub const YMM3F2: Amd64Reg
pub const YMM3F3: Amd64Reg
pub const YMM3F4: Amd64Reg
pub const YMM3F5: Amd64Reg
pub const YMM3F6: Amd64Reg
pub const YMM3F7: Amd64Reg
pub const YMM4F0: Amd64Reg
pub const YMM4F1: Amd64Reg
pub const YMM4F2: Amd64Reg
pub const YMM4F3: Amd64Reg
pub const YMM4F4: Amd64Reg
pub const YMM4F5: Amd64Reg
pub const YMM4F6: Amd64Reg
pub const YMM4F7: Amd64Reg
pub const YMM5F0: Amd64Reg
pub const YMM5F1: Amd64Reg
pub const YMM5F2: Amd64Reg
pub const YMM5F3: Amd64Reg
pub const YMM5F4: Amd64Reg
pub const YMM5F5: Amd64Reg
pub const YMM5F6: Amd64Reg
pub const YMM5F7: Amd64Reg
pub const YMM6F0: Amd64Reg
pub const YMM6F1: Amd64Reg
pub const YMM6F2: Amd64Reg
pub const YMM6F3: Amd64Reg
pub const YMM6F4: Amd64Reg
pub const YMM6F5: Amd64Reg
pub const YMM6F6: Amd64Reg
pub const YMM6F7: Amd64Reg
pub const YMM7F0: Amd64Reg
pub const YMM7F1: Amd64Reg
pub const YMM7F2: Amd64Reg
pub const YMM7F3: Amd64Reg
pub const YMM7F4: Amd64Reg
pub const YMM7F5: Amd64Reg
pub const YMM7F6: Amd64Reg
pub const YMM7F7: Amd64Reg
pub const YMM8F0: Amd64Reg
pub const YMM8F1: Amd64Reg
pub const YMM8F2: Amd64Reg
pub const YMM8F3: Amd64Reg
pub const YMM8F4: Amd64Reg
pub const YMM8F5: Amd64Reg
pub const YMM8F6: Amd64Reg
pub const YMM8F7: Amd64Reg
pub const YMM9F0: Amd64Reg
pub const YMM9F1: Amd64Reg
pub const YMM9F2: Amd64Reg
pub const YMM9F3: Amd64Reg
pub const YMM9F4: Amd64Reg
pub const YMM9F5: Amd64Reg
pub const YMM9F6: Amd64Reg
pub const YMM9F7: Amd64Reg
pub const YMM10F0: Amd64Reg
pub const YMM10F1: Amd64Reg
pub const YMM10F2: Amd64Reg
pub const YMM10F3: Amd64Reg
pub const YMM10F4: Amd64Reg
pub const YMM10F5: Amd64Reg
pub const YMM10F6: Amd64Reg
pub const YMM10F7: Amd64Reg
pub const YMM11F0: Amd64Reg
pub const YMM11F1: Amd64Reg
pub const YMM11F2: Amd64Reg
pub const YMM11F3: Amd64Reg
pub const YMM11F4: Amd64Reg
pub const YMM11F5: Amd64Reg
pub const YMM11F6: Amd64Reg
pub const YMM11F7: Amd64Reg
pub const YMM12F0: Amd64Reg
pub const YMM12F1: Amd64Reg
pub const YMM12F2: Amd64Reg
pub const YMM12F3: Amd64Reg
pub const YMM12F4: Amd64Reg
pub const YMM12F5: Amd64Reg
pub const YMM12F6: Amd64Reg
pub const YMM12F7: Amd64Reg
pub const YMM13F0: Amd64Reg
pub const YMM13F1: Amd64Reg
pub const YMM13F2: Amd64Reg
pub const YMM13F3: Amd64Reg
pub const YMM13F4: Amd64Reg
pub const YMM13F5: Amd64Reg
pub const YMM13F6: Amd64Reg
pub const YMM13F7: Amd64Reg
pub const YMM14F0: Amd64Reg
pub const YMM14F1: Amd64Reg
pub const YMM14F2: Amd64Reg
pub const YMM14F3: Amd64Reg
pub const YMM14F4: Amd64Reg
pub const YMM14F5: Amd64Reg
pub const YMM14F6: Amd64Reg
pub const YMM14F7: Amd64Reg
pub const YMM15F0: Amd64Reg
pub const YMM15F1: Amd64Reg
pub const YMM15F2: Amd64Reg
pub const YMM15F3: Amd64Reg
pub const YMM15F4: Amd64Reg
pub const YMM15F5: Amd64Reg
pub const YMM15F6: Amd64Reg
pub const YMM15F7: Amd64Reg
pub const YMM0D0: Amd64Reg
pub const YMM0D1: Amd64Reg
pub const YMM0D2: Amd64Reg
pub const YMM0D3: Amd64Reg
pub const YMM1D0: Amd64Reg
pub const YMM1D1: Amd64Reg
pub const YMM1D2: Amd64Reg
pub const YMM1D3: Amd64Reg
pub const YMM2D0: Amd64Reg
pub const YMM2D1: Amd64Reg
pub const YMM2D2: Amd64Reg
pub const YMM2D3: Amd64Reg
pub const YMM3D0: Amd64Reg
pub const YMM3D1: Amd64Reg
pub const YMM3D2: Amd64Reg
pub const YMM3D3: Amd64Reg
pub const YMM4D0: Amd64Reg
pub const YMM4D1: Amd64Reg
pub const YMM4D2: Amd64Reg
pub const YMM4D3: Amd64Reg
pub const YMM5D0: Amd64Reg
pub const YMM5D1: Amd64Reg
pub const YMM5D2: Amd64Reg
pub const YMM5D3: Amd64Reg
pub const YMM6D0: Amd64Reg
pub const YMM6D1: Amd64Reg
pub const YMM6D2: Amd64Reg
pub const YMM6D3: Amd64Reg
pub const YMM7D0: Amd64Reg
pub const YMM7D1: Amd64Reg
pub const YMM7D2: Amd64Reg
pub const YMM7D3: Amd64Reg
pub const YMM8D0: Amd64Reg
pub const YMM8D1: Amd64Reg
pub const YMM8D2: Amd64Reg
pub const YMM8D3: Amd64Reg
pub const YMM9D0: Amd64Reg
pub const YMM9D1: Amd64Reg
pub const YMM9D2: Amd64Reg
pub const YMM9D3: Amd64Reg
pub const YMM10D0: Amd64Reg
pub const YMM10D1: Amd64Reg
pub const YMM10D2: Amd64Reg
pub const YMM10D3: Amd64Reg
pub const YMM11D0: Amd64Reg
pub const YMM11D1: Amd64Reg
pub const YMM11D2: Amd64Reg
pub const YMM11D3: Amd64Reg
pub const YMM12D0: Amd64Reg
pub const YMM12D1: Amd64Reg
pub const YMM12D2: Amd64Reg
pub const YMM12D3: Amd64Reg
pub const YMM13D0: Amd64Reg
pub const YMM13D1: Amd64Reg
pub const YMM13D2: Amd64Reg
pub const YMM13D3: Amd64Reg
pub const YMM14D0: Amd64Reg
pub const YMM14D1: Amd64Reg
pub const YMM14D2: Amd64Reg
pub const YMM14D3: Amd64Reg
pub const YMM15D0: Amd64Reg
pub const YMM15D1: Amd64Reg
pub const YMM15D2: Amd64Reg
pub const YMM15D3: Amd64Reg
pub fn get_name(self) -> Option<&'static str>
pub fn from_name(name: &str) -> Option<Self>
Trait Implementations§
Source§impl Ord for Amd64Reg
impl Ord for Amd64Reg
Source§impl PartialOrd for Amd64Reg
impl PartialOrd for Amd64Reg
impl Copy for Amd64Reg
impl Eq for Amd64Reg
impl StructuralPartialEq for Amd64Reg
Auto Trait Implementations§
impl Freeze for Amd64Reg
impl RefUnwindSafe for Amd64Reg
impl Send for Amd64Reg
impl Sync for Amd64Reg
impl Unpin for Amd64Reg
impl UnwindSafe for Amd64Reg
Blanket Implementations§
Source§impl<T> BorrowMut<T> for Twhere
T: ?Sized,
impl<T> BorrowMut<T> for Twhere
T: ?Sized,
Source§fn borrow_mut(&mut self) -> &mut T
fn borrow_mut(&mut self) -> &mut T
Mutably borrows from an owned value. Read more