mik32-pac 1.1.0

Peripheral access crate for the MIK32 Amur (К1948ВК018) RISC-V microcontroller
Documentation 
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63

#[doc = "Register `DELAY` reader"]
pub type R = crate::R<DelaySpec>;
#[doc = "Register `DELAY` writer"]
pub type W = crate::W<DelaySpec>;
#[doc = "Field `D_INT` reader - (INIT) Дополнительная задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между установкой сигнала n_ss_out в «0» и передачей первого бита"]
pub type DIntR = crate::FieldReader;
#[doc = "Field `D_INT` writer - (INIT) Дополнительная задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между установкой сигнала n_ss_out в «0» и передачей первого бита"]
pub type DIntW<'a, REG> = crate::FieldWriter<'a, REG, 8>;
#[doc = "Field `D_AFTER` reader - (AFTER) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между последним битом текущего слова и первым битом следующего слова"]
pub type DAfterR = crate::FieldReader;
#[doc = "Field `D_AFTER` writer - (AFTER) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между последним битом текущего слова и первым битом следующего слова"]
pub type DAfterW<'a, REG> = crate::FieldWriter<'a, REG, 8>;
#[doc = "Field `D_BTWN` reader - (BTWN) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между снятием сигнала выбора одного ведомого устройства и установкой сигнала выбора другого ведомого устройства"]
pub type DBtwnR = crate::FieldReader;
#[doc = "Field `D_BTWN` writer - (BTWN) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между снятием сигнала выбора одного ведомого устройства и установкой сигнала выбора другого ведомого устройства"]
pub type DBtwnW<'a, REG> = crate::FieldWriter<'a, REG, 8>;
impl R {
    #[doc = "Bits 0:7 - (INIT) Дополнительная задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между установкой сигнала n_ss_out в «0» и передачей первого бита"]
    #[inline(always)]
    pub fn d_int(&self) -> DIntR {
        DIntR::new((self.bits & 0xff) as u8)
    }
    #[doc = "Bits 8:15 - (AFTER) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между последним битом текущего слова и первым битом следующего слова"]
    #[inline(always)]
    pub fn d_after(&self) -> DAfterR {
        DAfterR::new(((self.bits >> 8) & 0xff) as u8)
    }
    #[doc = "Bits 16:23 - (BTWN) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между снятием сигнала выбора одного ведомого устройства и установкой сигнала выбора другого ведомого устройства"]
    #[inline(always)]
    pub fn d_btwn(&self) -> DBtwnR {
        DBtwnR::new(((self.bits >> 16) & 0xff) as u8)
    }
}
impl W {
    #[doc = "Bits 0:7 - (INIT) Дополнительная задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между установкой сигнала n_ss_out в «0» и передачей первого бита"]
    #[inline(always)]
    pub fn d_int(&mut self) -> DIntW<'_, DelaySpec> {
        DIntW::new(self, 0)
    }
    #[doc = "Bits 8:15 - (AFTER) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между последним битом текущего слова и первым битом следующего слова"]
    #[inline(always)]
    pub fn d_after(&mut self) -> DAfterW<'_, DelaySpec> {
        DAfterW::new(self, 8)
    }
    #[doc = "Bits 16:23 - (BTWN) Задержка в периодах опорного тактового сигнала или внешнего тактового сигнала ext_clk между снятием сигнала выбора одного ведомого устройства и установкой сигнала выбора другого ведомого устройства"]
    #[inline(always)]
    pub fn d_btwn(&mut self) -> DBtwnW<'_, DelaySpec> {
        DBtwnW::new(self, 16)
    }
}
#[doc = "Регистр задержек\n\nYou can [`read`](crate::Reg::read) this register and get [`delay::R`](R). You can [`reset`](crate::Reg::reset), [`write`](crate::Reg::write), [`write_with_zero`](crate::Reg::write_with_zero) this register using [`delay::W`](W). You can also [`modify`](crate::Reg::modify) this register. See [API](https://docs.rs/svd2rust/#read--modify--write-api)."]
pub struct DelaySpec;
impl crate::RegisterSpec for DelaySpec {
    type Ux = u32;
}
#[doc = "`read()` method returns [`delay::R`](R) reader structure"]
impl crate::Readable for DelaySpec {}
#[doc = "`write(|w| ..)` method takes [`delay::W`](W) writer structure"]
impl crate::Writable for DelaySpec {
    type Safety = crate::Unsafe;
}
#[doc = "`reset()` method sets DELAY to value 0"]
impl crate::Resettable for DelaySpec {}