#[cfg(feature = "stm32f401")]
pub(crate) const SUPPORTED_IRQS: [&str; 55] = [
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"DMA1_STREAM7",
"SDIO",
"TIM5",
"SPI3",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"FPU",
"SPI4",
];
#[cfg(feature = "stm32f405")]
pub(crate) const SUPPORTED_IRQS: [&str; 83] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FSMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"OTG_HS_EP1_OUT",
"OTG_HS_EP1_IN",
"OTG_HS_WKUP",
"OTG_HS",
"DCMI",
"CRYP",
"HASH_RNG",
"FPU",
"LTDC",
"LTDC_ER",
];
#[cfg(feature = "stm32f407")]
pub(crate) const SUPPORTED_IRQS: [&str; 83] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FSMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"OTG_HS_EP1_OUT",
"OTG_HS_EP1_IN",
"OTG_HS_WKUP",
"OTG_HS",
"DCMI",
"CRYP",
"HASH_RNG",
"FPU",
"LCD_TFT",
"LCD_TFT_1",
];
#[cfg(feature = "stm32f410")]
pub(crate) const SUPPORTED_IRQS: [&str; 54] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"EXTI9_5",
"TIM1_BRK_TIM9",
"PWM1_UP",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"EXTI15_10",
"RTC_ALARM",
"DMA1_STREAM7",
"TIM5",
"TIM6_DAC1",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"EXTI19",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"EXTI20",
"RNG",
"FPU",
"SPI5",
"I2C4_EV",
"I2C4_ER",
"LPTIM1",
];
#[cfg(feature = "stm32f411")]
pub(crate) const SUPPORTED_IRQS: [&str; 57] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"DMA1_STREAM7",
"SDIO",
"TIM5",
"SPI3",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"FPU",
"SPI4",
"SPI5",
];
#[cfg(feature = "stm32f412")]
pub(crate) const SUPPORTED_IRQS: [&str; 79] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM12",
"TIM13",
"TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FSMC",
"SDIO",
"TIM5",
"SPI3",
"TIM6_DACUNDER",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"DFSDM1_FLT0",
"DFSDM1_FLT1",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"HASH_RNG",
"FPU",
"SPI4",
"SPI5",
"QUAD_SPI",
"I2CFMP1_EVENT",
"I2CFMP1_ERROR",
];
#[cfg(feature = "stm32f413")]
pub(crate) const SUPPORTED_IRQS: [&str; 94] = [
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EVT",
"I2C1_ERR",
"I2C2_EVT",
"I2C2_ERR",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"EXTI17_RTC_ALARM",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FSMC",
"SDIO",
"TIM5",
"SPI3",
"USART4",
"UART5",
"TIM6_GLB_IT_DAC1_DAC2",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"DFSDM1_FLT0",
"DFSDM1_FLT1",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"CAN3_TX",
"CAN3_RX0",
"CAN3_RX1",
"CAN3_SCE",
"CRYPTO",
"RNG",
"FPU",
"USART7",
"USART8",
"SPI4",
"SPI5",
"SAI1",
"UART9",
"UART10",
"QUADSPI",
"I2CFMP1EVENT",
"I2CFMP1ERROR",
"LPTIM1_OR_IT_EIT_23",
"DFSDM2_FILTER1",
"DFSDM2_FILTER2",
"DFSDM2_FILTER3",
"DFSDM2_FILTER4",
];
#[cfg(feature = "stm32f427")]
pub(crate) const SUPPORTED_IRQS: [&str; 89] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"OTG_HS_EP1_OUT",
"OTG_HS_EP1_IN",
"OTG_HS_WKUP",
"OTG_HS",
"DCMI",
"CRYP",
"HASH_RNG",
"FPU",
"UART7",
"UART8",
"SPI4",
"SPI5",
"SPI6",
"LCD_TFT",
"LCD_TFT_1",
];
#[cfg(feature = "stm32f429")]
pub(crate) const SUPPORTED_IRQS: [&str; 91] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"OTG_HS_EP1_OUT",
"OTG_HS_EP1_IN",
"OTG_HS_WKUP",
"OTG_HS",
"DCMI",
"CRYP",
"HASH_RNG",
"FPU",
"UART7",
"UART8",
"SPI4",
"SPI5",
"SPI6",
"SAI1",
"LCD_TFT",
"LCD_TFT_1",
"DMA2D",
];
#[cfg(feature = "stm32f446")]
pub(crate) const SUPPORTED_IRQS: [&str; 80] = [
"WWDG",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"DCMI",
"FPU",
"UART7",
"UART8",
"SPI4",
"LCD_TFT",
"LCD_TFT_1",
];
#[cfg(feature = "stm32f469")]
pub(crate) const SUPPORTED_IRQS: [&str; 93] = [
"WWDG",
"PVD",
"TAMP_STAMP",
"RTC_WKUP",
"FLASH",
"RCC",
"EXTI0",
"EXTI1",
"EXTI2",
"EXTI3",
"EXTI4",
"DMA1_STREAM0",
"DMA1_STREAM1",
"DMA1_STREAM2",
"DMA1_STREAM3",
"DMA1_STREAM4",
"DMA1_STREAM5",
"DMA1_STREAM6",
"ADC",
"CAN1_TX",
"CAN1_RX0",
"CAN1_RX1",
"CAN1_SCE",
"EXTI9_5",
"TIM1_BRK_TIM9",
"TIM1_UP_TIM10",
"TIM1_TRG_COM_TIM11",
"TIM1_CC",
"TIM2",
"TIM3",
"TIM4",
"I2C1_EV",
"I2C1_ER",
"I2C2_EV",
"I2C2_ER",
"SPI1",
"SPI2",
"USART1",
"USART2",
"USART3",
"EXTI15_10",
"RTC_ALARM",
"OTG_FS_WKUP",
"TIM8_BRK_TIM12",
"TIM8_UP_TIM13",
"TIM8_TRG_COM_TIM14",
"TIM8_CC",
"DMA1_STREAM7",
"FMC",
"SDIO",
"TIM5",
"SPI3",
"UART4",
"UART5",
"TIM6_DAC",
"TIM7",
"DMA2_STREAM0",
"DMA2_STREAM1",
"DMA2_STREAM2",
"DMA2_STREAM3",
"DMA2_STREAM4",
"ETH",
"ETH_WKUP",
"CAN2_TX",
"CAN2_RX0",
"CAN2_RX1",
"CAN2_SCE",
"OTG_FS",
"DMA2_STREAM5",
"DMA2_STREAM6",
"DMA2_STREAM7",
"USART6",
"I2C3_EV",
"I2C3_ER",
"OTG_HS_EP1_OUT",
"OTG_HS_EP1_IN",
"OTG_HS_WKUP",
"OTG_HS",
"DCMI",
"CRYP",
"HASH_RNG",
"FPU",
"UART7",
"UART8",
"SPI4",
"SPI5",
"SPI6",
"SAI1",
"LCD_TFT",
"LCD_TFT_1",
"DMA2D",
"QUADSPI",
"DSIHOST",
];