Module verilog_gen