Module layout 

Line layout cache (줄 조판 캐시) — Hancom 이 문서에 저장하는 조판 결과.

HWPX 의 <hp:linesegarray>/<hp:lineseg> 와 HWP5 의 PARA_LINE_SEG (36바이트 레코드) 가 같은 의미의 캐시를 나른다. 이 모듈은 그 캐시를 공유 모델로 승격한 decode-only 표현이다:

• 디코더(HWPX/HWP5)는 wire 의 캐시를 LayoutCache 로 승격한다.
• 인코더는 기본적으로 캐시를 방출하지 않는다 (opt-in 전용). 기존 byte-splice 보존(layout_carry)·제거(strip_line_segs) 불변식은 그대로 유지된다.
• 문서 동등성 비교(admission/golden)는 캐시를 정규화(제거)한 사본으로 수행한다 — crate::document::Document::strip_layout_caches 참조.

필드 이름·타입은 wire 를 그대로 미러링한다 (발명 금지 — KS X 6101 lineseg 속성명 기준).

Structs

LayoutCache

문단 하나의 줄 조판 캐시 (HWPX <hp:linesegarray> 전체).

LineSeg

한 줄의 조판 결과 (HWPX <hp:lineseg> 1개 / HWP5 LINE_SEG 36바이트 1개).