wrap_verilog_in_rust_hdl_macro 0.1.0

A proc-macro to wrap Verilog code in a rust-hdl module
Documentation