pub const riscv_reg_RISCV_REG_F6_32: riscv_reg = 45;