pub const riscv_reg_RISCV_REG_F5_32: riscv_reg = 43;