pub const riscv_reg_RISCV_REG_F2_32: riscv_reg = 37;