pub const riscv_reg_RISCV_REG_F22_64: riscv_reg = 78;