pub const riscv_reg_RISCV_REG_F22_32: riscv_reg = 77;