pub const riscv_reg_RISCV_REG_F21_32: riscv_reg = 75;