1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242
#[doc = r"Register block"] #[repr(C)] pub struct RegisterBlock { #[doc = "0x00 - AFEC Control Register"] pub afec_cr: AFEC_CR, #[doc = "0x04 - AFEC Mode Register"] pub afec_mr: AFEC_MR, #[doc = "0x08 - AFEC Extended Mode Register"] pub afec_emr: AFEC_EMR, #[doc = "0x0c - AFEC Channel Sequence 1 Register"] pub afec_seq1r: AFEC_SEQ1R, #[doc = "0x10 - AFEC Channel Sequence 2 Register"] pub afec_seq2r: AFEC_SEQ2R, #[doc = "0x14 - AFEC Channel Enable Register"] pub afec_cher: AFEC_CHER, #[doc = "0x18 - AFEC Channel Disable Register"] pub afec_chdr: AFEC_CHDR, #[doc = "0x1c - AFEC Channel Status Register"] pub afec_chsr: AFEC_CHSR, #[doc = "0x20 - AFEC Last Converted Data Register"] pub afec_lcdr: AFEC_LCDR, #[doc = "0x24 - AFEC Interrupt Enable Register"] pub afec_ier: AFEC_IER, #[doc = "0x28 - AFEC Interrupt Disable Register"] pub afec_idr: AFEC_IDR, #[doc = "0x2c - AFEC Interrupt Mask Register"] pub afec_imr: AFEC_IMR, #[doc = "0x30 - AFEC Interrupt Status Register"] pub afec_isr: AFEC_ISR, _reserved13: [u8; 24usize], #[doc = "0x4c - AFEC Overrun Status Register"] pub afec_over: AFEC_OVER, #[doc = "0x50 - AFEC Compare Window Register"] pub afec_cwr: AFEC_CWR, #[doc = "0x54 - AFEC Channel Gain Register"] pub afec_cgr: AFEC_CGR, _reserved16: [u8; 8usize], #[doc = "0x60 - AFEC Channel Differential Register"] pub afec_diffr: AFEC_DIFFR, #[doc = "0x64 - AFEC Channel Selection Register"] pub afec_cselr: AFEC_CSELR, #[doc = "0x68 - AFEC Channel Data Register"] pub afec_cdr: AFEC_CDR, #[doc = "0x6c - AFEC Channel Offset Compensation Register"] pub afec_cocr: AFEC_COCR, #[doc = "0x70 - AFEC Temperature Sensor Mode Register"] pub afec_tempmr: AFEC_TEMPMR, #[doc = "0x74 - AFEC Temperature Compare Window Register"] pub afec_tempcwr: AFEC_TEMPCWR, _reserved22: [u8; 28usize], #[doc = "0x94 - AFEC Analog Control Register"] pub afec_acr: AFEC_ACR, _reserved23: [u8; 8usize], #[doc = "0xa0 - AFEC Sample & Hold Mode Register"] pub afec_shmr: AFEC_SHMR, _reserved24: [u8; 44usize], #[doc = "0xd0 - AFEC Correction Select Register"] pub afec_cosr: AFEC_COSR, #[doc = "0xd4 - AFEC Correction Values Register"] pub afec_cvr: AFEC_CVR, #[doc = "0xd8 - AFEC Channel Error Correction Register"] pub afec_cecr: AFEC_CECR, _reserved27: [u8; 8usize], #[doc = "0xe4 - AFEC Write Protection Mode Register"] pub afec_wpmr: AFEC_WPMR, #[doc = "0xe8 - AFEC Write Protection Status Register"] pub afec_wpsr: AFEC_WPSR, } #[doc = "AFEC Control Register"] pub struct AFEC_CR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Control Register"] pub mod afec_cr; #[doc = "AFEC Mode Register"] pub struct AFEC_MR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Mode Register"] pub mod afec_mr; #[doc = "AFEC Extended Mode Register"] pub struct AFEC_EMR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Extended Mode Register"] pub mod afec_emr; #[doc = "AFEC Channel Sequence 1 Register"] pub struct AFEC_SEQ1R { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Sequence 1 Register"] pub mod afec_seq1r; #[doc = "AFEC Channel Sequence 2 Register"] pub struct AFEC_SEQ2R { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Sequence 2 Register"] pub mod afec_seq2r; #[doc = "AFEC Channel Enable Register"] pub struct AFEC_CHER { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Enable Register"] pub mod afec_cher; #[doc = "AFEC Channel Disable Register"] pub struct AFEC_CHDR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Disable Register"] pub mod afec_chdr; #[doc = "AFEC Channel Status Register"] pub struct AFEC_CHSR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Status Register"] pub mod afec_chsr; #[doc = "AFEC Last Converted Data Register"] pub struct AFEC_LCDR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Last Converted Data Register"] pub mod afec_lcdr; #[doc = "AFEC Interrupt Enable Register"] pub struct AFEC_IER { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Interrupt Enable Register"] pub mod afec_ier; #[doc = "AFEC Interrupt Disable Register"] pub struct AFEC_IDR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Interrupt Disable Register"] pub mod afec_idr; #[doc = "AFEC Interrupt Mask Register"] pub struct AFEC_IMR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Interrupt Mask Register"] pub mod afec_imr; #[doc = "AFEC Interrupt Status Register"] pub struct AFEC_ISR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Interrupt Status Register"] pub mod afec_isr; #[doc = "AFEC Overrun Status Register"] pub struct AFEC_OVER { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Overrun Status Register"] pub mod afec_over; #[doc = "AFEC Compare Window Register"] pub struct AFEC_CWR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Compare Window Register"] pub mod afec_cwr; #[doc = "AFEC Channel Gain Register"] pub struct AFEC_CGR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Gain Register"] pub mod afec_cgr; #[doc = "AFEC Channel Differential Register"] pub struct AFEC_DIFFR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Differential Register"] pub mod afec_diffr; #[doc = "AFEC Channel Selection Register"] pub struct AFEC_CSELR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Selection Register"] pub mod afec_cselr; #[doc = "AFEC Channel Data Register"] pub struct AFEC_CDR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Data Register"] pub mod afec_cdr; #[doc = "AFEC Channel Offset Compensation Register"] pub struct AFEC_COCR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Offset Compensation Register"] pub mod afec_cocr; #[doc = "AFEC Temperature Sensor Mode Register"] pub struct AFEC_TEMPMR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Temperature Sensor Mode Register"] pub mod afec_tempmr; #[doc = "AFEC Temperature Compare Window Register"] pub struct AFEC_TEMPCWR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Temperature Compare Window Register"] pub mod afec_tempcwr; #[doc = "AFEC Analog Control Register"] pub struct AFEC_ACR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Analog Control Register"] pub mod afec_acr; #[doc = "AFEC Sample & Hold Mode Register"] pub struct AFEC_SHMR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Sample & Hold Mode Register"] pub mod afec_shmr; #[doc = "AFEC Correction Select Register"] pub struct AFEC_COSR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Correction Select Register"] pub mod afec_cosr; #[doc = "AFEC Correction Values Register"] pub struct AFEC_CVR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Correction Values Register"] pub mod afec_cvr; #[doc = "AFEC Channel Error Correction Register"] pub struct AFEC_CECR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Channel Error Correction Register"] pub mod afec_cecr; #[doc = "AFEC Write Protection Mode Register"] pub struct AFEC_WPMR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Write Protection Mode Register"] pub mod afec_wpmr; #[doc = "AFEC Write Protection Status Register"] pub struct AFEC_WPSR { register: vcell::VolatileCell<u32>, } #[doc = "AFEC Write Protection Status Register"] pub mod afec_wpsr;