Module stm32l4::stm32l4x1::rcc::pllsai1cfgr

source · [−]
Expand description

PLLSAI1 configuration register

Structs

PLLSAI1CFGR_SPEC

PLLSAI1 configuration register

R

Register PLLSAI1CFGR reader

W

Register PLLSAI1CFGR writer

Type Definitions

PLLSAI1N_R

Field PLLSAI1N reader - SAI1PLL multiplication factor for VCO

PLLSAI1N_W

Field PLLSAI1N writer - SAI1PLL multiplication factor for VCO

PLLSAI1PDIV_R

Field PLLSAI1PDIV reader - PLLSAI1 division factor for PLLSAI1CLK

PLLSAI1PDIV_W

Field PLLSAI1PDIV writer - PLLSAI1 division factor for PLLSAI1CLK

PLLSAI1PEN_R

Field PLLSAI1PEN reader - SAI1PLL PLLSAI1CLK output enable

PLLSAI1PEN_W

Field PLLSAI1PEN writer - SAI1PLL PLLSAI1CLK output enable

PLLSAI1P_R

Field PLLSAI1P reader - SAI1PLL division factor for PLLSAI1CLK (SAI1 or SAI2 clock)

PLLSAI1P_W

Field PLLSAI1P writer - SAI1PLL division factor for PLLSAI1CLK (SAI1 or SAI2 clock)

PLLSAI1QEN_R

Field PLLSAI1QEN reader - SAI1PLL PLLUSB2CLK output enable

PLLSAI1QEN_W

Field PLLSAI1QEN writer - SAI1PLL PLLUSB2CLK output enable

PLLSAI1Q_R

Field PLLSAI1Q reader - SAI1PLL division factor for PLLUSB2CLK (48 MHz clock)

PLLSAI1Q_W

Field PLLSAI1Q writer - SAI1PLL division factor for PLLUSB2CLK (48 MHz clock)

PLLSAI1REN_R

Field PLLSAI1REN reader - PLLSAI1 PLLADC1CLK output enable

PLLSAI1REN_W

Field PLLSAI1REN writer - PLLSAI1 PLLADC1CLK output enable

PLLSAI1R_R

Field PLLSAI1R reader - PLLSAI1 division factor for PLLADC1CLK (ADC clock)

PLLSAI1R_W

Field PLLSAI1R writer - PLLSAI1 division factor for PLLADC1CLK (ADC clock)